1 前言
隨著半導(dǎo)體制造工藝向65nm、45nm領(lǐng)域的發(fā)展，設(shè)計(jì)、開發(fā)和制造等環(huán)節(jié)正面臨著很多新問題和新競爭。這些新問題和新競爭都要求有盡可能短的從測試設(shè)計(jì)到量產(chǎn)的開發(fā)周期，并且能夠迅速地提高量產(chǎn)的良品率。
面對已經(jīng)到來的Soc芯片時(shí)代，ADVANTEST針對芯片從測試設(shè)計(jì)到評價(jià)所必需經(jīng)歷的測試程序及測試用模型（Pattern）生成、測試驗(yàn)證和錯(cuò)誤分析第三個(gè)主要階段入手，為更有效地縮短開發(fā)周期，提供了面向設(shè)計(jì)及量產(chǎn)的EDA
Linkage整體解決方案。
下面分別就這三個(gè)階段來對這個(gè)整體解決方案進(jìn)行詳細(xì)說明。
2 測試程序及測試用模型生成階段
2.1 CATVert
芯片設(shè)計(jì)者通過使用CATVert，可以將EDA設(shè)計(jì)數(shù)據(jù)經(jīng)仿真后得到VCD、WGL格式數(shù)據(jù)，高速自動(dòng)轉(zhuǎn)換成ATE測試程序和測試用模型，從而大大地縮短了前期測試文件的準(zhǔn)備時(shí)間（見圖1）。
伴隨著芯片SoC化的發(fā)展，測試用模型正在向著現(xiàn)有工具軟件無法應(yīng)對的長度和大小發(fā)展。CATVert通過采用高速轉(zhuǎn)換算法，實(shí)現(xiàn)了最高50倍（相對現(xiàn)有工具軟件）、最低2－20倍速度的高速轉(zhuǎn)換，另外使用者還可通過外部條件的設(shè)定，在轉(zhuǎn)換過程中對原仿真模型進(jìn)行任意處理。
2.2 STIL Reader/Writer
對于當(dāng)今通用的工業(yè)標(biāo)準(zhǔn)語言STIL，ADVANTEST開發(fā)了以STIL格式數(shù)據(jù)為中心，實(shí)現(xiàn)設(shè)計(jì)與測試之間的雙向數(shù)據(jù)交換的工具--STIL
Reader/Writer（見圖2）。
由于設(shè)計(jì)和測試階段所使用語言的格式不同，測試環(huán)境的建立過程需要花費(fèi)大量的時(shí)間。針對這個(gè)問題，ADVANTEST實(shí)現(xiàn)了將設(shè)計(jì)數(shù)據(jù)和測試數(shù)據(jù)統(tǒng)一為STIL格式并進(jìn)行交換，從而大大地縮短了數(shù)據(jù)轉(zhuǎn)換的時(shí)間。到目前為止，可對應(yīng)的STIL標(biāo)準(zhǔn)范圍為IEEE
Std 1450TM－1999、IEEEE Std 1450TM－2002等。
3 測試驗(yàn)證階段
3.1 Virtual Test Express
Virtual Test
Express是使芯片功能的理論仿真與測試仿真之間的數(shù)據(jù)交換成為可能的應(yīng)用工具（見圖3）。
也就是說，即使作為設(shè)計(jì)工程師，也可以使用EDA工具來進(jìn)行初步的設(shè)計(jì)驗(yàn)證，進(jìn)而可以在首枚圓片流片完成前，完成對芯片的設(shè)計(jì)和測試程序的正確性進(jìn)行反復(fù)驗(yàn)證。這一功能大大提高了測試程序開發(fā)的效率，省去了必須在首枚圓片流片完成后才能調(diào)試測試程序和模型的等待時(shí)間。此外，也減少了反復(fù)試作圓片所花費(fèi)的時(shí)間和成本。
3.2 DTV（Design and Test data Viewer）
DTV實(shí)現(xiàn)了將VCD、WGL格式的設(shè)計(jì)仿真數(shù)據(jù)的波形與自動(dòng)生成的測試程序和模型所產(chǎn)生的波形在同一界面下進(jìn)行分析和比較的功能（見圖4）。此外，它還具備了能將修改過的仿真波形反向生成VCD格式數(shù)據(jù)并存儲等諸多強(qiáng)大功能。
之前，由于設(shè)計(jì)仿真數(shù)據(jù)的波形數(shù)據(jù)與自動(dòng)生成的測試程序和模型所產(chǎn)生的波形數(shù)據(jù)在格式上的不同，無法將二者對應(yīng)起來進(jìn)行分析。DTV很好的解決了這個(gè)問題。它實(shí)現(xiàn)了兩種不同格式數(shù)據(jù)可在同一界面下進(jìn)行表示和比較的功能，從而使原本需要幾天甚至幾周才能解決的問題，在不到一天的時(shí)間內(nèi)即可得到解決，大大地提高了問題解決的速度。
4 錯(cuò)誤分析階段
半導(dǎo)體的生命周期從原先的3年縮短到目前的3個(gè)月的過程，同時(shí)也是要求良品率不斷提高的過程，ADVANTEST作為一個(gè)ATE設(shè)備的制造和供應(yīng)商，致力于同客戶一起應(yīng)對這個(gè)挑戰(zhàn)，并且已經(jīng)涉足到了量產(chǎn)階段的錯(cuò)誤分析領(lǐng)域中。
為了進(jìn)一步提高良品率，盡可能快速地找到問題之所在，ADVANTEST開發(fā)了一系列的分析工具。
4.1 SCAN FF MAP
它能自動(dòng)轉(zhuǎn)換和合成SCAN故障分析所需文件。并通過檢測隨機(jī)出現(xiàn)的問題，進(jìn)而發(fā)現(xiàn)SCAN測試中故障發(fā)生的位置所在，大大提高了ATPG測試中的出錯(cuò)解析效率（見圖5）。
4.2 Wafer Fail Layout Map
為了進(jìn)一步提高圓片階段的故障解析率（見圖6），ADVANTEST開發(fā)了Wafer Fail
Layout MAP工具，它能方便地發(fā)現(xiàn)故障發(fā)生的趨勢。
4.3 WFBMAP3
WFBMAP3能對SoC芯片中內(nèi)嵌的存儲器及Flash存儲器進(jìn)行電氣特性解析，并以圖形界面直觀地表示不同Cell及Block間的不良現(xiàn)象（見圖7），從而可在早期就發(fā)現(xiàn)制造流程中可能存在的問題。
5 小結(jié)
SoC芯片的發(fā)展日新月異，作為測試行業(yè)的重要代表，ADVANTEST始終以最尖端的技術(shù)支持著尖端的科技。面對設(shè)計(jì)和測試融合的趨勢，以及量產(chǎn)工廠追求的良品率迅速提高的課題，ADVANTEST一直致力于同客戶們一起面對，并且為大家提供最優(yōu)化的完整解決方案（見圖8）。
|
